Не знаєш де опублікувати свою роботу?
Слідкуй за рубрикою Конференції. Завжди корисна інформація, ключові дати та активні контакти!
Високорівневе моделювання та верифікація схем на прикладі мови System Verilog
доц. Стіканов В.Ю.
4
КПІ ім. Ігоря Сікорського ІПСА